本书着重从设计角度入手, 每章都力求让读者掌握一种设计方法, 能够利用本章知识进行完整的设计, 从模块的角度逐步完成对Verilog HDL语法的学习, 从而在整体上掌握Verilog HDL语法。为了达到这个目的, 每章中都会给出使用本章知识完成的实例, 按照门级、数据流级、行为级、任务和函数、测试模块、可综合设计和完整实例的顺序向读者介绍Verilog HDL的语法和使用方式。书中出现的所有代码均经过仿真, 力求准确, 另外配套有书中所有实例源文件和实例操作的视频讲解。