本书系统地对Verilog HDL程序设计方法进行说明, 明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同, 通过对典型的组合逻辑电路、时序逻辑电路、混合电路和测试程序的设计举例, 较为完整地说明了Verilog HDL语言在数字集成电路中的设计方法。